

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Indice

1. I SEGNALI DI CONTROLLO 3
2. CONTROLLO A DUE LIVELLI DI DECODIFICA 6
3. IMPLEMENTAZIONE DELL'UNITÀ DI CONTROLLO 9
BIBLIOGRAFIA 13

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

1. I segnali di controllo

L'*Unità di Controllo* indicata con l'acronimo CU (Control Unit) è il dispositivo della CPU (Central Processing Unit) che fornisce i valori dei *segnali di controllo* che consentono di coordinate tutte le operazioni connesse con l'esecuzione delle istruzioni del programma scritto in *Linguaggio Macchina*.

Mediante i *segnali di controllo* l'*Unità di Controllo* comunica con l'*Unità di Elaborazione Dati* (datapath), costituita dai circuiti della CPU che effettuano le operazioni connesse con l'esecuzione delle istruzioni, e ne determina il funzionamento nelle fasi di:

- **Prelievo** (Fetch), in cui l'istruzione da eseguire viene letta dalla Memoria.
- **Esecuzione** (Execute) in cui le specifiche operazioni richieste dall'istruzione prelevata vengono eseguite.

I valori dei ***segnali di controllo*** sono influenzati dai valori di segnali *input* che identificano l'istruzione da eseguire.

Facendo riferimento alla **CPU a *ciclo singolo*** che implementa l'insieme ridotto di istruzioni **MIPS** costituito dalle istruzioni:

- Aritmetico-Logiche di Tipo R *add, sub, and, or, nor*
- Trasferimento dati *lw, sw*
- Salto condizionato su uguaglianza *beq*

l'***INPUT*** che influenza i valori dei *segnali di controllo* è costituito dai 6 bit Istruzione[31-26] relativi al campo ***Codice Operativo*** e dai 6 bit Istruzione[5-0] relativi al campo ***funct***.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Nella seguente Tabella, vengono riassunti i segnali di 1 bit relativi alla esecuzione dell'insieme ridotto di istruzioni considerato, e vengono specificati gli effetti corrispondenti ai valori assunti

Segnale	*valore* 0	*valore* 1
Scrittura dei Registri del processore		
RegDst	Indirizzo registro scritto Indirizzo registro scritto da *Istruzione*[20-16] (Tipo I)	Indirizzo registro scritto da *Istruzione* da *Istruzione*[15-11] (Tipo R)
MemtoReg	Dato scritto nel registro proviene dall'ALU	Dato scritto nel registro proviene dalla Memoria
RegWrite	Disattiva scrittura dei Registri	Attiva scrittura dei Registri
Scrittura e lettura della Memoria		
MemWrite	Disattiva scrittura della Memoria	Attiva scrittura della Memoria
MemRead	Disattiva lettura della Memoria	Attiva lettura della Memoria
Secondo operando ALU		
ALUSrc	Secondo operando ALU dal registro Dato Letto 2	Secondo operando ALU da Estensione segno di istruzione (15-0)
Scrittura del Program Counter		
Branch	Non si effettua il salto, in PC indirizzo della istruzione successiva	Viene effettuato il salto, in PC indirizzo del salto condizionato

PEGASO Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

A questi vanno aggiunti i 4 bit del *segnale di controllo* denotato con **Controllo ALU** che gestiscono le operazioni dell'ALU:

Istruzione	**Segnali di controllo ALU**		
	Ainvert Bnegate Operation		S_1S_0
and	0	0	00
or	0	0	01
add	0	0	10
sub	0	1	10
nor	1	1	00
beq	0	1	10

I *segnali di controllo* sono indicati con nomi che richiamano le operazioni ad essi associate. Per i segnali costituiti da un solo bit in molti casi il valore 1 corrisponde ad una risposta affermativa per l'esecuzione dell'operazione rappresentata dal nome del segnale.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

2. Controllo a due livelli di decodifica

L'ALU è una *Rete Combinatoria* che all'interno della CPU esegue operazioni aritmetiche e operatori logici bit a bit tra operandi di 32 bit, in base ai valori dei 4 bit dei *segnali di controllo Ainvert, Bnegate, Operation*S_1S_0.

L'ALU è coinvolta non solo nell'esecuzione delle istruzioniAritmetico-Logiche, ma anche di molte altre istruzioni. Ad esempio viene utilizzata per il calcolo degli indirizzi di accesso in Memoria per il trasferimento dati e per la verifica delle condizioni di salto come nel caso del test di uguaglianza tra registri.

Facendo riferimento alla semplice **CPU a *ciclo singolo*** che implementa l'insieme ridotto di istruzioni **MIPS** considerato, le **operazioni effettuate dall'ALU** possono essere suddivise nei seguenti **TRE CASI** connessi alle istruzioni da eseguire:

- Istruzioni Aritmetico-Logiche *add, sub, and, or, nor*

  calcolo della CORRISPONDENTE OPERAZIONE Aritmetico-Logica che è determinata in base ai 6 bit Istruzione[5-0] del campo *funct*; in questo caso il *codice operativo* Istruzione[31-26] è dato dalla sequenza 000000 per tutte le istruzioni.

- Istruzioni di trasferimento dati *lw, sw*

  calcolo dell'indirizzo eseguendo una ADDIZIONE tra il contenuto del Registro base e l'Offset esteso di segno a 32 bit.

- Istruzione di salto condizionato su uguaglianza *beq*

  verifica del test di uguaglianza eseguendo una SOTTRAZIONE tra i contenuti dei due registri, e valutazione (effettuata in ogni caso) del NOR dei bit del risultato per il calcolo del segnale *Zero.*

Nel caso 3) non è necessario un segnale per determinare la valutazione del NOR dei bit del risultato perché questo calcolo viene effettuato sempre, ma per le istruzioni diverse da BEQ è ininfluente.

In base a questa suddivisione, è possibile generare i 4 bit del *segnale di controllo* denotato con *Controllo ALU* che gestiscono le operazioni dell'ALU (*Ainvert, Bnegate, Operation*S_1S_0) mediante DUE LIVELLI DI DECODIFICA eseguiti da due dispositivi separati:

- **Primo livello di decodifica**

  La prima decodifica è fatta dall'***UNITÀ DI CONTROLLO*** che riceve in *input* i 6 bit Istruzione[31-26] del campo *Codice Operativo* dell'istruzione, riconosce il caso in cui ricade ed invia questa informazione ad un dispositivo detto *Unità di Controllo ALU*, mediante un *segnale di controllo* denominato ***ALUop*** costituito da 2 bit poiché deve distinguere ~~tr~~e casi diversi.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).


La seguente Tabella mostra la codifica dei **tre casi** mediante i due bit del *segnale di controllo ALUop*:

istruzione eseguita	***ALUop***	*operazione effettuata dall'ALU*
lw, sw	00	addizione
beq	01	sottrazione
Aritmetico-Logiche Tipo R	10	determinata da *funct*

- **Secondo livello di decodifica**

La seconda decodifica è fatta dall'***UNITÀ DI CONTROLLO ALU*** che riceve in *input* i 2 bit del *segnale di controllo ALUop* e i 6 bit Istruzione[5-0] del campo *funct*, e fornisce in *output* i valori dei 4 bit dei *segnali di controllo* che gestiscono le operazioni dell'ALU costituiti da ***Ainvert, Bnegate, Operation*** S_1S_0.

La seguente figura mostra il collegamento tra i due dispositivi separati che generano i *segnali di controllo* mediante i due livelli di decodifica descritti, ed i relativi segnali di *input* e di *output*:



Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

L'utilizzo di livelli multipli di decodifica effettuata mediante dispositivi separati è una tecnica di progettazione frequentemente utilizzata poiché consente di ridurre le dimensioni e la complessità dell'*Unità di Controllo*, con la possibilità di impiegare un tempo minore per la determinazione dei valori dei *segnali di controllo*.

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

3. Implementazione dell'unità di controllo

I valori dei *segnali di controllo* prodotti in *output* dalla *Unità di Controllo* principale e dalla *Unità di Controllo ALU* relative alla semplice CPU a *ciclo singolo* che implementa l'insieme ridotto di istruzioni MIPS, dipendono da valori *input* che individuano l'istruzione in esecuzione.

Quindi, la generazione dei valori dei *segnali di controllo* può essere ricondotta al calcolo di ***funzioni Booleane*** che descrivono le corrispondenze *input-output* realizzate dai due dispositivi:

UNITÀ DI CONTROLLO

input

6 bit: Istruzione[31-26] campo *Codice Operativo*

output

2 bit: *Aluop*

1 bit: *ALUsrc, RegDst, MemtoReg, RegWrite, MemRead, MemWrite, Branch*

UNITÀ DI CONTROLLO ALU

input

2 bit: *Aluop*

6 bit: Istruzione[5-0] campo *funct*

output

1 bit: *Ainvert, Bnegate*

2 bit: *Operation*S_1S_0

Le seguenti figure mostrano le ***TAVOLE DI VERITÀ*** delle *funzioni Booleane* che descrivono le corrispondenze *input-output* dei due dispositivi.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

UNITÀ DI CONTROLLO

	INPUT	OUTPUT							
	Codice Operativo	ALUOp	Branch	MemWrite	MemRead	RegWrite	MemtoReg	RegDst	ALUSrc
Formato R	000000	1 0	0	0	0	1	0	1	0
lw	100011	0 0	0	0	1	1	1	0	1
sw	101011	0 0	0	1	0	0	--	--	1
beq	000100	0 1	1	0	0	0	--	--	0

UNITÀ DI CONTROLLO ALU

		INPUT		OUTPUT
		campo *funct*	ALUop	segnali di controllo ALU
lw	somma	-----	00	0010
sw	somma	-----	00	0010
beq	sottrazione	-----	01	0110
add Tipo R	somma	100000	10	0010
sub Tipo R	sottrazione	100010	10	0110
and Tipo R	AND	100100	10	0000
or Tipo R	OR	100101	10	0001
nor Tipo R	NOR	100111	10	1100

Nelle *Tavole di verità* non vengono specificati i valori di segnali *input* o *output* che non influenzano l'esecuzione di una istruzione.

Nella Tavola di verità relativa all'*Unità di Controllo* non viene specificato il valore *output* dei *segnali di controllo RegDst* e *MemtoReg* nel caso delle istruzioni *sw* e *beq,* poiché l'ALU utilizza come operandi i dati letti in anticipo nella fase di Prelievo (Fetch) e non si effettuano successivi accessi al banco dei Registri del processore.


PEGASO Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Nella Tavola di verità relativa all'*Unità di Controllo ALU*, nel caso delle istruzioni *lw*, *sw* e *beq*, risulta ininfluente il valore *input* del campo *funct*, poiché i valori dei segnali *output* dipendono solo dall'*input* costituito dal segnale di controllo *ALUop*.

A partire dalle *funzioni Booleane* descritte dalle precedenti *Tavole di verità*, mediante il procedimento di *Sintesi* è possibile implementare l'***Unità di Controllo*** e l'***Unità di Controllo ALU*** mediante **due RETI COMBINATORIE** che realizzano la decodifica a due livelli relativa alla semplice **CPU a *ciclo singolo*** per l'insieme ridotto di istruzioni MIPS considerato.

La seguente figura mostra il circuito completo di tale CPU:



La semplice implementazione mediante ***Reti Combinatorie*** delle due ***Unità di Controllo*** è resa possibile dalla scelta di realizzare la CPU utilizzando l'approccio a ***CICLO SINGOLO***.

Si è già osservato che questo approccio non è conveniente dal punto di vista delle prestazioni perché impone di fissare la durata del *ciclo di clock* rispetto all'esecuzione dell'istruzione che richiede il

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

tempo più lungo. Quindi si ha uno spreco di tempo nel caso di istruzioni che richiedono un tempo di esecuzione minore.

Le prestazioni vengono migliorate realizzando la CPU in base all'approccio ***MULTICICLO***, che consiste nel suddividere l'esecuzione di una istruzione in più cicli di *clock*. Quindi la durata del ciclo di *clock* viene ridotta, poiché questa suddivisione fa diminuire il numero di operazioni effettuare in uno stesso ciclo.

In questo modo ogni istruzione può essere eseguita utilizzando solo il numero di cicli strettamente necessari a compiere tutte le relative operazioni, senza spreco di tempo per le istruzioni che richiedono meno operazioni.

L'implementazione della CPU in base all'approccio *multiciclo* richiede che l'*Unità di controllo* sia capace di tenere memoria della successione delle fasi connesse alla esecuzione di una istruzione, essendo le relative operazioni suddivise in più *cicli di clock* separati.

Di conseguenza, l'***Unità di Controllo*** viene implementata utilizzando una ***RETE SEQUENZIALE*** che ha la capacità di tenere memoria della successione delle fasi mediante corrispondenti transizioni di stato della rete.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Bibliografia

- D. A. Patterson, J. L. Hennessy, "Struttura e progetto dei calcolatori", Zanichelli.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).